文章编号:1674-2974(2020)08-0069-05

DOI:10.16339/j.cnki.hdxbzkb.2020.08.008

L-DSP 片上调试电路的设计与实现

白创^{1,2},李帆^{1†},汪东³

(1. 长沙理工大学 物理与电子科学学院,湖南 长沙 410114;

2. 柔性电子材料基因工程湖南省重点实验室,湖南长沙 410114;3. 湖南毂梁微电子有限公司,湖南长沙 410005)

摘 要:针对 L-DSP 的调试需求,设计了一种基于 JTAG 接口的片上调试电路.该调试电路实现了存储资源访问、CPU 流水线控制、硬件断点/观察点、参数统计等调试功能.相对于传统调试方式,本文电路通过增加 DT-DMA 模块,实现数据在外设与内存之间直接传输,极大地提升了调试效率.调试电路在 0.18 μm CMOS 工艺下实现,面积为 167 234.76 μm²,功耗为 8.89 mW.同时,调试电路与 L-DSP 全芯片在 FPGA 下进行验证,结果表明,该调试电路调试功能完整且 DT-DMA 传输调试数据的速度是 CPU 传输的 3 倍.

关键词:调试;片上调试;JTAG 接口;DT-DMA;DMA 操作中图分类号:TN495文献标志码:A

Design and Implementation of L-DSP On-chip Debug Circuit

BAI Chuang^{1,2}, LI Fan^{1†}, WANG Dong³

(1. School of Physics & Electronic Science, Changsha University of Science & Technology, Changsha 410114, China;
2. Hunan Provincial Key Laboratory of Flexible Electronic Materials Genome Engineering, Changsha 4100114, China;
3. Hunan Great–Leo Microelectronic Co, Ltd, Changsha 410005, China)

Abstract: According to the debug requirements of L–DSP, an on–chip debug circuit based on JTAG interface is proposed in this paper, which implements the debug functions such as storage resource access, CPU pipeline control, hardware breakpoint/observation point, and parameter statistics. Compared with the traditional debug mode, the proposed debug circuit realizes the direct transmission of data between peripherals and memory by adding a DT–DMA module, which greatly improves the debug efficiency. The proposed circuit is designed in a 0.18 µm CMOS process with an area of 167 234.76 µm² and a power consumption of 8.89 mW. And the proposed circuit and L–DSP are verified under the FPGA. The results show that the proposed circuit has complete debug functions and the rate of DT–DMA for transferring debug data is three times faster than that of the CPU.

Key words: debugging; on-chip debug; JTAG interface; DT-DMA; DMA operation

随着半导体制造工艺的不断进步,芯片的集成 度越来越高,实现的功能越来越复杂,使得芯片正确 性调试与故障定位的需求难以得到保证^[1].同时芯片的快速市场化又使得其研发周期越来越短.因此,可

* 收稿日期:2019-07-31

基金项目:湖南省教育厅科学研究资助项目(18B164), Scientific Research Project of Hunan Provincial Department of Education(18B164) 作者简介:白创(1983—),男,湖南长沙人,长沙理工大学讲师,博士

[;] 通讯联系人, E-mail: 406424592@qq.com

靠的调试手段显得尤为重要,准确、快速的调试方法 直接影响到芯片的开发效率与进度^[2].

根据通信接口的不同,常用片上调试方法包括 基于串口通信、基于 BDM 接口和基于 JTAG 接口 3 种调试方法.基于串口通信的调试方法,其功能虽然 完善,调试过程也十分简便¹³,但因其占用芯片一些 引脚资源,存在无法进行自我调试等弊端,使得该方 法在某些场合并不适用^[4-5]. 而基于 BDM 接口的片上 调试技术虽然被业界广泛使用⁶¹,但是没有相关协议 支持边界扫描功能,需要开发者自行承担风险.基于 JTAG 接口的调试方法是目前包含军事领域在内大 部分芯片采用的调试方法,具有良好的灵活性和扩 展性且占用较少的引脚资源等特点[7-12].因此本文针 对 L-DSP 调试需求,设计实现一种基于 JTAG 接口 的调试电路来完成 L-DSP 的调试功能. 传统 JTAG 调试方法需要 CPU 传输调试数据,当数据量过大时 会占用 CPU 大量资源,导致调试效率不高.为提高 调试效率,本文在调试电路中增加 DT-DMA 模块实 现调试数据直接在外设与内存之间传输, 缩短调试 周期.

1 片上调试电路设计方案与实现

在调试模式下,调试电路(Emulate and Test,ET) 通过来自仿真器的串行输入接收调试指令,经过串 并转换、异步时钟处理、指令译码等操作来完成相应 的调试工作.图1为ET总体设计框架图,包括ET 调试端口、芯片存储访问、流水线控制、事件分析、 DT-DMA5个部分,其中ET调试端口提供整个调试 系统的控制机制,是调试软件通过JTAG接口进行 系统访问的入口;事件分析模块提供包括硬件断 点、数据、地址观察点,以及一些其他重要参数的统 计等功能;DT-DMA模块提供调试数据传输通路, 调试数据导入、导出芯片时采用此条通路,不占用 CPU资源.



Fig.1 Framework of ET

1.1 ET 调试端口

ET 调试端口是 ET 的核心控制部分,是符合 IEEE 1149.1 协议标准[□]并扩展的仿真调试端口,ET 结构如图 2 所示. TAP(Test Access Port)控制器是一 个同步有限状态机,掌握着整个 JTAG 协议的状态, 其状态迁移如图 3 所示,通过 TDI、TMS、TCK 端口接 收调试软件发出的指令并进行译码,发送具体命令 给指定的模块去执行,通过 TDO 端口输出芯片返回 调试数据给调试软件.



Fig.2 Structure of ET debug port





1.2 存储访问与流水线控制

存储访问部分提供调试软件访问芯片存储的接口,实现对芯片内外存储空间以及特殊编制寄存器的读写,使除开受保护的地址区域外其余存储资源 对外是透明的.整体结构如图 4 所示,存储访问模块 将 ET 内寄存器空间和其他地址空间(Memory 存储 和 CPU 寄存器)进行区分,避免了即使访问 ET 内 部寄存器也需要绕到存储控制器的情况,提高工作 效率.

流水线控制部分实现调试软件对处理器流水线的精确控制,指令包括暂停、运行、复位 CPU、单步执

行指令等.直接将来自 ET 调试端口的流水控制指令进行译码,产生相应的控制信号发送给处理器.调试模式下,在控制 CPU 的同时会发出信号去控制相应的外设,避免外设出现失控的情况.





1.3 事件分析

事件分析部分实现了硬件断点、硬件观察点、参数统计等功能.本文调试电路提供两个硬件断点、一个硬件观察点和一个用于统计重要参数的计数器. 硬件断点用于监控程序指令地址,设置一个硬件断 点寄存器用来保存目标指令地址,将程序地址总线 接入事件分析逻辑内与目标值进行比较,程序运行 后当程序地址总线上出现目标值后 ET 立即发出流 水线暂停信号.硬件观察点用于监控数据总线与地 址总线上的值,行为与硬件断点一致,工作流程如图 5 所示.参数统计功能实现了对目标地址、数据等一 些重要参数出现次数的统计;搭配硬件断点/观察 点,实现了对从程序起始到硬件断点/观察点处指令 运行周期的统计.



图 5 硬件断点/观察点工作流程图 Fig.5 Hardware breakpoint/watchpoint work flow chart

1.4 DT-DMA

DT-DMA 是一条专门为调试数据设计的传输通路,用于代替 CPU 对调试数据进行传输,并且在数据传输过程中不会影响 CPU 的正常运行. DT-DMA 有两种方式实现调试数据的传输,一是从开始地址传输一定数据量的方式;二是从开始地址传输至结束地址.DT-DMA 接收到请求后会依次对存储进行访问,数据传输不占用 CPU 资源.

DT-DMA 传输机制能被 ET 或 CPU 分时来控制,其请求处理流程如图 6 所示,在 Polite 模式下仿 真器的请求会受到调试掩码寄存器的影响,掩码为 1 时无法实时传输调试数据;Rude 模式下忽视掩码 寄存器.DT-DMA 有抢先和非抢先两种工作模式,抢 先模式下,DT-DMA 使用总线的优先权高于 CPU,会 打断 CPU 强制占用总线资源直到数据传输完成;非 抢先模式下,DT-DMA 利用 CPU 不使用总线的间隙 进行数据传输.



图 6 DT-DMA 请求处理流程图 Fig.6 Process for handling a DT-DMA request

2 ET 逻辑功能验证与 DC 综合

2.1 ET 逻辑功能验证

采用 Cadence 软件中的 NC-Verilog 仿真工具, 根据 JTAG 协议,针对调试功能编写相应的测试激 励输入到调试电路逻辑,用 Debug 工具 Verdi 查看 仿真结果,用 IMC 仿真工具查看代码覆盖率.

图 7 为功能仿真示意图,示例为 ET 内寄存器读





写,将目标数据给到 ET_DataCPU 寄存器中,在写使 能有效时将数据写到指定地址(仿真中数据为 0x566,地址为 0x82e);读数据时,给出读指令,在确 认读数据信号有效后把返回的数据给到 RSAC_DataToJIR 寄存器中,图7中可以看出寄存器 读写结果均正确.同理,在相同环境下依次验证其他 调试功能,调试功能均正确.所有调试功能仿真完成 后对代码覆盖率进行统计,图8为屏蔽了 toggle 后 的代码覆盖率结果,结果表明覆盖率达到 100%.



2.2 DC 综合

采用 Synopsys 公司的 Design Compiler 综合工 具,在 0.18 μm CMOS 工艺下对本文调试电路进行综 合.综合时系统时钟频率为 150 MHz,调试时钟频率 为 10 MHz,综合后面积开销为 167 234.76 μm²,功耗 为 8.89 mW.

3 FPGA 原型验证

FPGA 原型验证环境如图 9 所示. 将 L-DSP 全芯片代码固化至 FPGA,采用 TI 公司的 CCS 调试软件作为仿真工具,通过 XDS 仿真器与 FPGA 相连,针对每种调试功能,依次进行验证.验证同时,将JTAG 信号用逻辑分析仪捕获备份,经过处理后返回





图 10 为硬件断点功能验证示意图. 在调试模式下,新建硬件断点(图中为 0x84f8),运行后 CCS 显示程序停在了指令地址为 0x0084f8 的地方,与预期结果相同.同理,针对所有调试功能依次进行验证,结果表明调试功能均正确.



图 10 硬件断点功能验证

Fig.10 Verification for hardware breakpoint

DT-DMA 数据传输速度验证部分,分别用 CPU 和 DT-DMA 两种方式从调试软件传输同一段数据 至 FPGA,将逻辑分析仪抓取到的 JTAG 信号进行整 理,再用 Debug 工具 Verdi 查看波形,找到这段数据 传输始末位置,对比两种方式所用传输时间.图 11 展示了 5 次传输不同数据量的实验,统计了两种数 据传输方式所用的时间,统计结果表明 DT-DMA 所 用传输时间明显少于 CPU. 因为调试数据首先会被 仿真器通过 JTAG 串行通信传输至 ET,再由两种传 输方式传输至指定区域,所以数据传输速度会受到 JTAG 串行通信的限制,但实验表明,DT-DMA 平均 所用时间仍是 CPU 传输的 32.15%.



4 结 论

针对 L-DSP 的调试功能,本文设计了一种复用 JTAG 接口的调试电路,能够有效、快速地实现存储 空间访问、流水线控制、硬件断点/观察点、事件统计 等调试功能.同时通过引入 DT-DMA 模块实现调试 数据在外设与内存之间直接传输,经 FPGA 原型验 证,调试数据传输速度是 CPU 传输的 3 倍,有效提 升了调试效率.

参考文献

- [1] 常志恒,肖铁军,史顺波.基于 JTAG 的片上调试器与调试系统 的设计实现[J]. 计算机工程与应用,2012,48(30):78-82.
 CHANG Z H,XIAO T J,SHI S B. Design of on-chip-debugger and debug system based on JTAG [J]. Computer Engineering and Applications,2012,48(30):78-82. (In Chinese)
- [2] 虞致国,魏敬和. 一种基于 JTAG 的 SoC 片上调试系统的设计
 [J].微电子学与计算机,2009,26(5):5-8.
 YU Z G,WEI J H. Design of on-chip SoC debug system based on
 JTAG interface [J]. Microelectronics and Computer,2009,26(5):
 5-8. (In Chinese)
- [3] DMYTRO F, RATYBOR C, BOHDAN K. Architecture of a tool for automated testing the worst-case execution time of real-time embedded systems' firmware [C]//Proceedings of Experience of Designing and Application of CAD Systems in Microeletronics.

Ukraine, 2017: 279-281.

[4] 陈芳芳,周克宁.面向电子控制器的片上可调试性结构设计[J]. 电子器件,2018,41(3):708-712.

CHEN F F,ZHOU K N. On-chip debug structure design for electronic controllers [J]. Electronic Devices, 2018, 41(3): 708-712. (In Chinese)

- [5] 何勇,王腾,王新安,等.一种低代价零开销 SoC 在线调试系统 设计[J]. 微电子学与计算机,2014,31(3):89—93.
 HE Y,WANG T,WANG X A, et al. A low-cost zero-overhead incircuit debug system design for SoC [J]. Microelectronics & Computer,2014,31(3):89—93. (In Chinese)
- [6] 沈晓慧,刘晓升,朱巧明. 基于 S12 微控制单元的 BDM 调试系统[J]. 计算机工程,2010,36(30):237-239.
 SHEN X H,LIU X S,ZHU Q M. BDM debug system based on S12 micro controller unit [J]. Computer Engineering,2010,36(30): 237-239.(In Chinese)
- [7] IEEE 1149.1—2001 IEEE standard test access port and boundaryscan architecture [S]. New York: The Institute of Electrical Engineers, 2001:9—117.
- [8] IEEE –ISTO 5001[™]—2003 The nexus 5001 forum[™] standard for a global embedded processor debug interface [S]. Piscataway: IEEE– Industry Standards and Technology Organization (IEEE –ISTO), 2003:7—107.
- [9] 王琪,高瑛珂,华斯亮,等.可复用微处理器片上调试功能的设 计与实现 [J]. 计算机辅助设计与图形学学报,2012,24(10): 1369-1374.

WANG Q, GAO Y K, HUA S L, *et al.* Design and implementation of reusable on-chip debug functions for microprocessors[J]. Journal of Computer –Aided Design & Computer Graphics, 2012, 24 (10): 1369–1374. (In Chinese)

- [10] 高瑛珂,王琪,李泉泉,等. 一种基于 JTAG 接口的片上调试与性能分析方法[J]. 微电子学与计算机,2012,29(7):68—71.
 GAO Y K, WANG Q, LI Q Q, et al. A method of on-chip-debugger and performance analysis based on JTAG interface [J]. Microelectronics & Computer, 2012,29(7):68—71. (In Chinese)
- [11] 杨诚,张春. 高速 JTAG 在线调试系统的设计 [J]. 微电子学, 2014,44(2):214-217.
 YANG C,ZHANG C. Design of high speed JTAG interface on-line debug system [J]. Microelectronics, 2014, 44 (2):214-217. (In Chinese)
- [12] 杨亮,于宗光,魏敬和.一种基于 JTAG 接口的 SIP 测试调试系统设计技术[J]. 半导体技术,2018,43(4):316—320.
 YANG L,YU Z G, WEI J H. Design technology of a SIP test debugging system based on JTAG interface [J]. Semiconductor Technology, 2018,43(4):316—320. (In Chinese)